Boundary-Scan-Test

Komplexe Leiterplatten erfordern alternative Testmethoden

18. Juli 2019, 16:30 Uhr | Stephen Love (XJTAG)

Fortsetzung des Artikels von Teil 1

Keine zusätzlich Software nötig

Boundary-Scan-Tests bieten viele Vorteile für den Produktionstest. Dank einer intuitiven Benutzeroberfläche sind nur wenige oder keine Schulungen notwendig. Daher ist es nicht erforderlich, einen bestimmten Testingenieur ausschließlich für diese Aufgabe zu bestellen. Da die Schnittstelle über einen kleinen Steckverbinder läuft, besteht außerdem weniger Bedarf an digitalen PCBAs, was wiederum die Notwendigkeit plattenspezifischer Nagelbett-Testvorrichtungen verringert.

Wenn mit Auftragsfertigern gearbeitet wird, ist es nicht ungewöhnlich, dass die Endmontage an einem anderen Ort als dem erfolgt, an dem die SMT-Montage stattfindet. In solchen Situationen ist es vorteilhaft, die einzelnen Platinen vor dem Versand zu testen, um sicherzustellen, dass fehlerhafte Platinen identifiziert werden, bevor sie das Endmontagewerk erreichen, wo eine SMT-Nacharbeit eventuell nicht möglich ist. Boundary-Scan-Tests bieten Auftragsfertigern eine einfache und kostengünstige Methode, fehlerhafte Platinen vor dem Versand zu identifizieren. Da auf der getesteten Platine keine Software laufen muss, vereinfacht dies des Test noch weiter. Denn so haben Auftragsfertiger die Möglichkeit, Platinen zu bauen und zu testen, ohne dass sie mit Firmware versorgt werden müssen.

Boundary-Scan-Tests können auch dazu beitragen, die unnötige Verschwendung teurer Komponenten zu vermeiden. BGA-Komponenten wie Mikrocontroller, FPGAs und Speicher sind auf Leiterplatten oft die teuersten und der Ersatz eines falschen Teils kann kostspielig werden. Die vorgestellte Testmethode kann helfen, Fehler genau zu lokalisieren und verringert so die Wahrscheinlichkeit, dass inkorrekte Teile entfernt werden müssen. Hersteller von Geräten wie Defibrillatoren beispielsweise, die Spannungen von bis zu 2 kV erzeugen, profitieren von der Methode des Boundary-Scan-Tests. Sie können die digitale Steuerschaltung überprüfen, bevor sie die Hochspannungsteile für den Funktionstest einschalten müssen.

Wenn bekannt ist, dass der digitale Abschnitt frei von Montagefehlern ist, kann die JTAG-Schnittstelle auch für die schnelle In-System-Programmierung von Mikroprozessoren, CPLDs und FPGAs auf dem Board sowie für Flash-Speicher und EEPROMs verwendet werden, die an JTAG-fähige Komponenten angeschlossen sind . Es sind keine separaten Anschlüsse erforderlich und es muss nicht in separate Programmierstationen investiert werden. Das spart Zeit und Kosten, was wiederum die Effizienz der Fertigungsfläche verbessert.

Boundary-Scan-Tester beanspruchen aufgrund ihrer geringen Größe keine wertvollen Produktionsflächen, sondern ermöglichen eine leicht rekonfigurierbare Anordnung einer Produktionsanlage. Das macht sie besonders für beengte Produktionsumgebungen interessant. Sie lassen sich auch in bestehende Testsysteme wie SPEA oder Teradyne und in Systeme wie Labview oder gar völlig unabhängig integrieren, wodurch sie eine sehr vielseitige und kostengünstige Lösung darstellen.

Da auf der Platine keine Software auszuführen ist, können Boundary-Scan-Tests für den ersten Prototyp verwendet werden, bevor Codes geschrieben werden. Das weitet den Einsatz über die Produktionsumgebung auf den gesamten Produktlebenszyklus aus. Ein Design-Ingenieur muss sich nicht mehr mit ungeprüften Boards auseinandersetzen, sie können jetzt getestet werden, bevor sie auf seinem Tisch landen. Boundary-Scan-Tests können auch außerhalb des Standorts problemlos verwendet werden, da JTAG-Controller wie XJTAGs XJLink2 (zur Verbindung des PC mit der getesteten Platine) klein und leicht sind. Sie sind somit ideal, um Ausstattungen vor Ort zu überprüfen.

XJTAG
Bild 3. Ein intuitives, grafisches Interface für BGA-Debugging.
© XJTAG

Status der Pins in Echtzeit

Während Boundary-Scan-Testsoftware wie XJTAGs XJRunner eine Lösung für derartige automatisierte Tests bietet, verwenden zugehörige Tools wie XJAnalyser Boundary-Scan-Techniken, um ein leistungsfähiges Debugging-Tool bereitzustellen. Diese Software bietet dem Bediener eine interaktive grafische Darstellung aller JTAG-Komponenten auf der Platine (Bild 3). Durch einfaches Klicken auf das Bild des Pins wird das physische Gegenstück auf Hoch, Niedrig, Kippen oder Impedanz eingestellt. Dieselbe bildliche Echtzeitansicht wird verwendet, um den resultierenden Status der Pins aller JTAG-fähigen Komponenten zu überwachen, wobei die Farbcodierung eine leicht nachvollziehbare Darstellung der gelesenen Ebenen darstellt.

Indem sichergestellt wird, dass sich die Leitungen wie erwartet ändern oder jene erkannt werden, die es nicht tun, kann der Bediener die Durchgängigkeit der Signale auf der Leiterplatte untersuchen und eventuelle Unterbrechungen oder Kurzschlüsse feststellen. Die Software prüft auch auf Konflikte, um sicherzustellen, dass ein Bediener nicht versucht, einen Pin so zu treiben, dass die Platine beschädigt wird.

Bei Verwendung in Verbindung mit einem Oszilloskop oder Multimeter wird es zu einer Debug-Hilfe. Der Bediener kann mit diesem grafischen Werkzeug die ansonsten unzugänglichen Pins auf Hoch, Niedrig oder Toggle setzen und dann mit einer Standardausrüstung die Spannungen an anderen Komponenten überprüfen und sicherstellen, dass sie sich entsprechend verändern. Es funktioniert auch andersherum: Linien an anderer Stelle auf der Platine können manuell auf Hoch oder Tief gesetzt werden, und der Analyser zeigt die resultierenden Änderungen an seinen Pins an, um zu bestätigen, dass die Eingangssignale korrekt in das Silizium gelangen.

Fazit

Der Medizinsektor wird sich unweigerlich mit einer wachsenden Komplexität elektronischer Baugruppen konfrontiert sehen. Bedenken hinsichtlich der Unzugänglichkeit von BGAs sind jedoch unbegründet. Die Herausforderungen, die die Verwendung dieser Pakete beim Assemblierungstest mit sich bringt, werden durch Boundary-Scan-Tests einfach und effizient angegangen.

Auf der zu testenden Platine muss keine Software ausgeführt werden. Dennoch kann ein angeschlossener PC die Pins von JTAG-fähigen Komponenten überwachen und steuern, sodass automatisierte Testsysteme zuvor nicht zugängliche Netze lesen und steuern können, um Montagefehler zu überprüfen. Diese Methode bietet nicht nur für die Massenfertigung Vorteile, sondern auch für die Überprüfung des ersten Prototyps, noch bevor eine einzige Codezeile geschrieben wurde.

Zuerst gesehen

Dieser Beitrag stammt aus der Medizin+elektronik Nr. 4 vom 18.06.2019.

Hier geht’s zur vollständigen Ausgabe.

 


  1. Komplexe Leiterplatten erfordern alternative Testmethoden
  2. Keine zusätzlich Software nötig

Verwandte Artikel

elektroniknet